• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1982001089A1
    申请号:PCT/JP1981/000071
    申请日:1981-03-30
    公开日:1982-04-01
    发明作者:Electric Works Ltd Matsushita
    申请人:Kitamura M；Hatakawa M；
    IPC主号:G05B19-00
    专利说明:
    [0001] 明 細 ' 書
    [0002] 発明の名称 シ ー ケ ン ス制御装置
    [0003] 技術分野
    [0004] こ の発明は シ ー ケ ン ス制御装置に関する。 詳 し く は、 所定 の入力信号に対応 し て負荷制御のた めの所定の 出力信号を発 生する シ 一 ケ ン ス 制御装置に関する。
    [0005] 背景技術
    [0006] モ ー タ や照明器具な どの負荷の オ ン · オ フ の制御や出力調 整を行な う ための シ ー ケ ン ス制御装置は従来多数知 ら れてい る。 第 1 図は簡略化さ れた従来の 自 己保持型の シ ー ケ ン ス制 御装置の ブロ ッ ク 回路図の一例を示す ものであ る。 こ の第 1 図に示さ れる シ ー ケ ン ス制御装置では、 電源 E の両端に常開 ス ィ ッ チ M 0 と 常閉ス ィ ッ チ M 1 と 負荷制御部 A と の直列回 路が接続さ れ る と と も に、 常開ス ィ ッ チ M 0 と 並列に負荷制 御部 Aの 出力によ り 閉 じ る 常開ス ィ ツ チ M 2 が接続さ れ、 負 荷制御部 A の 出力によ り 制御さ れる モー タ 等の負荷 Lが別途 設け られてい る。 第 1 図の シ ー ケ ン ス制御装置においては、 常開ス ィ ッ チ M o 力 閉 じ る と 、 常開ス ィ ッ チ M o と 常閉ス ィ ツ チ M i と を介 して電源 E に よ り 負荷制御部 A両端に電圧が 印加さ れ、 負荷制 S部 A は作動 して負荷 L の オ ン ■ オ フ 制御 や出力調整を行な う ための制御信号を負荷 L に供給する と と も に、 常開ス ィ ツ チ λί 2 に閉成のための信号を供給してこ れを閉 成せ し め る。 従っ て、 こ の後、 常開ス ィ ッ チ Μ 0 が開成 して も、 今度は常開ス ィ ッ チ M 2 、 常閉ス ィ ッ チ M i を介 して電 源 E に よ り 負荷制 ¾部 A両端に電圧が印加 し続け ら れ、 こ の よ う に して負荷制御部 Aは負荷 L を制御 し続け る と と も に 自 己の動作を維持す る。 常閉 ス ィ ツ チ M 1 が開 く と負荷制御部 Aの両端には も はや電源 E の電圧が印加さ れな く な り 、 負荷 制 ¾部 A は動作を停止 し、 負荷 L は負荷制御部 A に よ る制御 カ ら解放さ れる と と も に、 常開ス ィ ッ チ M2 が開成する ので こ の 後常閉 ス ィ ツ チ M 1 が閉 じて も負荷制御部 Aが動作する こ と はな く 、 最初の状態に戾る。 そ して次に常開ス イ ツ チ M0 が閉 じ る と上述の動作が繰り 返される 。
    [0007] 第 2 図は、 第 1 図が示す シ ー ケ ン ス制御装置と 同様の動作 を論理素子を用 いて行な う シ ー ケ ン ス制御装置の プロ ッ ク 回 路図であ る。 第 2 図が示す シ ー ケ ン ス制御装置では、'入力信 号発生部 1 の 出力端子に信号伝達.部 2 の入力端子がそれぞれ 接読され、 信号伝達部 2 の 出力端子に出力信号発生部 3 の入 カ篛子が接続さ れてい る。 負荷 LQ は 出力信号発生部 3 の 出 力信号によ り 制御さ れる一方、 出力信号発生部 3 は入力信号 発生部 1 へ破線で示すごと く フ ィ ー ドバ ッ ク 信号を送る。 信 号伝達部 2 は、 2 入力の オア素子 2 0 と、 反転器 2 1 と、 ォ ァ素子 2 0 と反転器 2 1 との各々 の 出力を入力 とする 2 入力 の ア ン ド素子 2 2 とか ら成っ てい る。 入力信号発生部 1 の 出 力信号 Χ0 , X J ,. X2 の論理 1 ( いわゆ る ハ イ （ Hi gh ) , 2 下同 じ ） の状態、 論理 0 ( いわゆ る 口 一 （ Low) , J¾下同 じ ） の状態は、 それぞれ第 1 図の 常開ス ィ ッ チ M 0 , M 2 及 び常閉 ス ィ ツ チ M 1 の 動作状態、 静止状態に対応 し、 信号伝 達 © 2 の 出力信号 Y() の 1 , 0 はそれぞれ第 1 図の負荷制御 部 Αの動作状態 ， 静止状態に対応す る。 第 1 表は笫 2 図の信
    [0008] -―. 一—-
    [0009] V 号伝達部 2 の入出力信号の 関係を示す真理値表であ る。 た と え ば出力信号 X 0 力 1 、 出力信号 X 1 , X 2 が各々 0 の 際に は、 ア ン ド素子 2 2 の 2 つの入力はいずれ も 1 と な り、 出力 信号 Υ 0 が 1 と な っ て出力信号発生部 3 が動作 して負荷 L 0 を制御する と と も に入力信号発生部 1 に フ ィ ー ドバ ッ ク 信号 を送 って 出力信号 Χ 2 を 1 にする。 従っ て出力信号 Χ ο が 0 と な っ て も 出力信号 X 2 が 1 を保持 し上記動作を維持 し続け 負荷 L o は 出力信号発生部 3 の 出力信号によ り 制御 さ れ続け る 。 こ の状態で、 出力信号 X 1 が 1 と な る と 反転器 2 1 を介 してァ ン ド素子 2 2 の入力の一方が 0 と な る た め出力信号 Yo も 0 と な り 、 負荷 L 0 の制御が解除さ れる と と も に入力信号 発生部 1 へ の フ ィ ー ドバ ッ ク 信号 も 0 と な っ て出力信号 Χ 2 が 0 と な り 、 シ ー ケ ン ス制御装置全体が動作を停止 し、 初期 の状態へ戾る 。
    [0010]
    [0011] G"PI 第 2 図の ごと く 論理素子を用 いた シ ー ケ ン ス 制御装置によ れば、 論理素子の組み合わせによ り 所望の シ ー ケ ン ス制御が 行なわれる ため、 第 1 図の ごと き シ ー ケ ン ス制御装置に比べ て 回路設計も容易で、 小型化が図れる。
    [0012] 然 し乍ら 、 第 1 図 ， 笫 2 図が示す各シ ー ケ ン ス装置は、 汎 用性がな く 、 所望の シ ー ケ ン ス制御が実現さ れ る ためには、 そ の制御専用の設計が必要と さ れ、 1 つの シ ー ケ ン ス制御装 置が幾種類 もの シ ー ケ ン ス制御を行な う こ と ができず、 た と えば負荷の数が変わ っ た り 、 要求さ れる 負荷制 ¾モー ドが変 わ った り する と 、 信号伝達部の設計の異な る 別の シ ー ケ ン ス 制御装置が必要と な る と い う 欠点を有 し してお り 、 さ ら に、 複雑な シ ー ケ ン ス制御が実現さ れる には、 ス ィ ツ チや論理素 子の数が増え、 装置があ る程度大き く な ら ざる を得ない と い う 欠点を も有 し てい る。
    [0013] 発明の開示
    [0014] それゆえ に、 本発明の 目 的は、 汎用性があ り 、 然も小型の シ ー ケ ン ス制御装置が提供さ れる と こ ろ にあ る 。
    [0015] 本発明では、 先に述べた信号伝達部が少な く と も 1 個のメ モ リ 素子を有 してい る。 ROM ( Re a d On l y Memo r y ) や AM ( Random Ac c e s s Memo r y) な どの メ モ リ 素子は、 一般には、 記憶さ れている デー タ が、 ア ド レ ス 入力信号を ト リ ガと して、 デー タ 出力側に送 り 出 さ れる と い う も のであ る が、 本発明にお いては、 ア ド レ ス入力信号が単にデータ 出力 信号の ト リ ガと しての役目 をなすだけでな く 、 ァ ド レ ス入力 信号と それによ る デー タ 出力信号 と の関係が、 シ ー ケ ン ス制
    [0016] __Q:.'Pi ― 御装置の信号伝達部に要求さ れる 論理回路の入出力信号の 関 係 と な る べ く デー タ が記憶さ れ る の で、 本発明 におけ る メ モ リ 素子は、 等価的には、 論理素子群で成る所望の論理回路 と して使用 さ れ、 メ モ リ 素子の ア ド レ ス入力端子及びデー タ 出 力端子は、 各々 論理回路の入力端子及び出力端子と みな さ れ ί守 る 0
    [0017] 第 3 図は、 本発明が第 1 図及び第 2 図に示さ れた シ 一 ケ ン ス 制御装置に適用 された場合を示す第 1 の実施例を示す も の であ る。 本実施例では、 第 2 図に示さ れる 信号伝達部 2 内の 論理回路 （ オア素子 2 0 、 反転器 2 1 、 ア ン ド素子 2 2 と 力 ら成る 回路 ） が、メ モ リ素子である P ROM(Pro-gramabl e Read On 1 y Memo ry ) 4 a に置き換え ら れて お り 、 P ROM4 a には、 Ύ ド レ ス 入力端子 Αο ', Ai , A 2 と デー タ 出力端子 Do と がそれぞれ第 2 図の論.理回路の入力端子、 出力端子と な る よ う に、 前記第 1 表の ごと く デー タ が記憶さ れてい る。 従っ て 入力信号発生部 l a の出力信号 X Q が 1 を示 し ァ ド レ ス入力 端子 A0 か ら入力 さ れる と デー タ 出力端子 Do カゝ ら 出力 さ れ る デー タ 出力信号 Υθ は 1 と な り 、 出力信号発生部 3 a へ送 ら れて負荷 （ 図示さ れていない ） が制御 さ れる一方、 デー タ 出力信号 Y 0 力 ア ド レ ス入力端子 A 2 へ フ ィ ー ドバ ッ ク さ れ て デー タ 出力信号 Y 0 は 1 を保持する。 出力信号 X 1 力 1 と な る と 、 第 1 表に示さ れた ごと く 、 デー タ 出力信号 Y 0 は 0 と な る。
    [0018] こ の よ う に 、 信号伝達部 2 a が、 所望の論理回路と して働 く メ モ リ 素子を含んでい る ので、 装置の製造者や使用者によ 一 Ο'.',ί-Ί― つ て メ モ リ 素子へのデー タ が書き 変え られる だけで様々 な シ 一 ゲ ン ス制御が行なわれ、 汎用性のあ る、 しか も小型の シー ケ ン ス 御装置が得 ら れる。 なお、 メ モ リ 素子と してデー タ の書きかえの不可能な マ ス ク ROM が用 い られて も、 メ モ リ 素子の取替えの みで幾種もの シーケ ン ス制御装置が得 られる 占で 来の シ一 ケ ン ス制御装置に比べる と著 し く 汎用性に す ぐれ o
    [0019] ま た 、 本実施例では PROM4 a の デー タ 出力端子 D o と ァ ド レ ス入力 ¾子 A 2 とが接続さ れる だけで、 出力信号 YQ は 自 己保持さ れる ため、 入力信号発生部 1 a 及び出力信号発生 部 3 a で は フ ィ ー ド パ ッ ク のための工夫が必要と さ れず、 従 来の装置に比 して出力信号の保持が容易にな される と い う 効 果が存在す る O
    [0020] 第 4 図は本発明の第 2 の実施例であ り 、 信号伝達部 2 b は、 入力信号発生部 1 b の 出力信号保持用の 同期型フ リ ッ プ フ 口 ッ プ F と 、 該同期型フ リ ッ プ フ ロ ッ プ F の 出力端に入力端が 接続さ れた ROM 4 b と 、 入力信号発生部 Γ b の 出力信号を 入力とする入力信号検出回路 5 と、 該入力.信号検出回路 5 の 出力信号を入力 と し該出力信号を所定時間保持する ための時 間遅れ 6 と 力 ^ ら成 つてお り 、 時間遅れ回路 6 の 出力端子 は同期型フ リ ッ プ フ 口 ッ プ F の ク ロ ッ ク 端子 Ck に接続され て い る 0 入力信号検出回路 5 と 時間遅れ回路 6 とが、 同期型 フ リ ッ プ フ ロ ッ プ F の ク α ッ ク 信号発生手段を形成 してい る。 入力信号検出回路 5 は 、 入力信号発生部 1 b の 出力端子がコ ン デ ン サ 5 0 , 5 0 -をそれぞれ介 して入力端子に接続さ れ ら 3 に Λ
    [0021] O.-'PI た多入力の ア ン ド素子 5 1 と、 同 じ く 入力信号発生部 1 b の 出力 ¾子が反転器 5 2 . 5 2 ··· と コ ン デ ン サ 5 3 . 5 3 … と の直列回路をそれぞれ介 して入力端子に接続さ れた多入力の ア ン ド素子 5 4 と 、 ア ン ド素子 5 1 . 5 4 の各出力を入力 と する 2 入力の ア ン ド素子 5 5 と で構成 さ れてお り 、 時間遅れ 回 ¾ 6 は、 上記 ア ン ド素子 5 5 の 出力端子に接続さ れた積分 回路 6 0 と、 該積分回路 6 0 の積分出力端に一端を接続さ れ た反転器 6 1 と で構成 されてお り、 該反転器 6 1 の他端は 同 期 S フ リ ッ プ フ ロ ッ プ F の ク ロ ッ ク 端子 Ck に接続されて い る c ア ン ド素子 5 1 、 及びア ン ド素子 5 4 の各入力端子は各 々 £抗 5 6 , 5 6 〜、 及び抵抗 5 7 ， 5 7 …を介 して各素子 の電源 Vc c の正の側に接続さ れている 。
    [0022] 箅 4 図に示す回路の動作は、 第 5 図の タ イ ム チ ヤ 一 .ト によ り 以下の ごと く 説明さ れる。
    [0023] 入力信号発生部 1 b の 出力信号が全て 0 の状態ではア ン ド 素子 5 1 及びア ン ド素子 5 4 の 入力端は抵抗 5 6 , 5 6 …及 び ¾护_ 5 7 ， 5 7 … を各々 介し て電源 Vc c に接読さ れてお り 、 従っ てア ン ド素 5 1 の出力信号 B 0 及びア ン ド素子 5 4 の 出 力信号 B 1 は いずれ も 1 の状態を保 っ てお り 、 ア ン ド素子 55 の 力信号 B 2 及び時間遅れ回路 6 の 出力信号 B3 も 1 の状 態を保 っ てい る。 時刻 t 1 に、 入力信号発生部 1 b のあ る 出 力信号 X0 力 s' l にな る と 、 該出力信号 Xo の ラ イ ン に接続さ れて い る反転器 5 2 の 出力力 0 にな り 、 その反転器 5 2 に対 応する ア ン ド素子 5 4 の入力が抵抗 5 7 と コ ン デ ン サ 5 3 ά の ¾：分回路に よ り 一瞬下が る の で 、 ア ン ド素子 5 4 の 出力 Βι
    [0024] ■Bし · ί C!PI _ . o " はその入力が闘値に復帰する ま での所定時間 0 を維持し 、 従 つ て ア ン ド素子 5 5 の 出力信号 B2 も そ の間 0 を維持する 。
    [0025] 従 っ て積分回路 6 0 の コ ン デ ン サが抵抗を介 して放電し、 該 放電の時定数で決ま る 時間 Δ t が時刻 t i から 経過 したのち 波形整形用の反転器 6 1 の入力が 0 と な り 、 時間遅れ回路 6 の 出力信号 B3 も 0 と な る。 時刻 t i か ら所定時間経過 した 時刻 t 2 に、 ア ン ド素子 5 4 の前記入力が闘値に達 して出力 信号 B i が 1 と な り 、 ア ン ド素子 5 5 の出力信号 B2も 1となり、 積分回路 60 により A t時間経過後出力信号 B3は 1に復帰する。 この出力 信号 B3の立ち上がりによ 、入力信号発生部 1 b の出力信号 X Q に対応 する 同期型フ リ ッ プフ 口 ッ プ F の 出力信号 F 0 力 s' 1 とな る。
    [0026] 時刻 t 3 に出 力信号 Xo 力 s' O と な る と 、 該出力信号 Xo の ラ ィ ン に接続さ れた コ ン デ ンサ 5 0 と抵抗 5 6 と の微分回路に よ り 、 該コ ン デ ン サ 5 0 に対応す る ア ン ド素子 5 1 の入力が 一瞬下が り 、 ア ン ド素子 5 1 の 出力信号 B 0 はそ の入力が闘 値に復帰する までの所定時間 0 を維持 し、 ア ン ド素子 5 5 の の 出力信号 B 2 も 0 を綞持 し、 A t 時間後、 時間遅れ回路 6 の 出力信号 B3 も 0 と な る。 同様に して時刻 t 4 に出力信号
    [0027] B 0 力 1 、. 従っ て出力信号 B 2 力 1 と な り 、 △ t 時間後、 出 力信号 B 3 力 ί 1 に復帰する 。 こ の 出力信号 Β 3 の立ち上がり を検出 して同期型フ リ ッ プ フ ロ ッ プ F の 出力信号 F0 力 s' O と - な る 。
    [0028] 本実施锊に よ れ ば、 ク ロ ッ ク端子 C k か ら 同期型 フ リ ッ プ フ 口 ッ プ Fへ入力 さ れる ク ロ ッ ク 信号に同期 して ROM 4bが 動作する ため入力信号発生部 1 b の 出力信号の変化時の ROM 4 b の不安定な動作や、 該出力信号の チ ヤ タ リ ン グによ る RO 4 の誤動作が防止さ れる 。 ま た、 本実施例の ごと く 、 信号伝達部 2 b の入力信号の変 化が検出 さ れ該検出信号が遅延さ れて ク 口 ッ ク 信号が形成 さ れる と、 ROM 4 b 等の メ モ リ 素子の動作が一層確実にな る 。
    [0029] 第 6 図は本発明の第 3 の実施例であ り 、 信号伝達部 2 c が 入 信号発生部 l c の 出力信号 X Q をア ド レ ス 入力端子 0〜 に受けデー タ 出力端子か ら 出力信号発生部 3 c へ出力信号 Y0 を送る ROM 4 c と 、 該 ROM 4 c の デー タ 出力端子 D i , 了 ド レ ス入力端子 A 1 間の フ ィ ー ドバ ッ 経路中 に介在さ れた同 期型 フ リ ッ プ フ ロ ッ プ F i と 、 ROM4 C の デー タ 出力端子 D2 ア ド レ ス入力端子 A 2 間の フ ィ ー ド ノ、 ッ ク 経路中 に介在され た同期型フ リ ッ プ フ ロ ッ プ F 2 と 、 同期型フ リ ッ プ フ ロ ッ プ F！ , ΐ 2 の各ク ロ ッ ク 端子 ck に 一定周期.の ク ロ ッ ク 信号 z0 を供給し ク 口 ッ ク 信号発生手段であ る 発振回路 7 と か ら成 つ て い る 。 同期型 フ リ ッ プ フ ロ ッ プ F 1 , F 2 は 、 各 々 出力信号 Y 1 , Y 2 を保持 し、 ク ロ ッ ク 信号 Z 0 力 ί ク ロ ッ ク 端子 C k , Ck 力 ら供袷され る と 出力信号 Yi , Y2 を ア ド レ ス入力端 子 Αι , A2 へ各々 供袷する。 第 7 図は、 本実施例の ブ ロ ッ ク 回路図の勤作を示すタ イ ム チ ャ ー ト で、 第 2 表は 、 R OM4c の ァ ド レ ス入力 ， デー タ 出力間の 関係を示す真理値表であ る
    [0030] ひ、
    [0031] _c; Pi 第 2
    [0032]
    [0033] ROM 4 c の ァ ド レ ス入力端子 Ao には、 入力信号発生部 lc の 出力信号 Χθ が与え ら れ、 こ の 出力信号 Xo に よ っ て発生 す る ROM4 c の 出力信号 Yo ， Yj ， Y2 が安定した後、 発 振回路 7 は一定周期でパ ル ス状の ク ロ ッ ク 信号 Ζ ο を発生す る 。 時刻 t 1 では、 出力信号 X 0 ， X 1 , X2 はいずれ も 0 で あ り 、 出力信号 Y! Y 2 も全て 0 であ る。 時刻 t2 で 出力信号 X 0 力 1 にな る と、 出力信号 Yo ， Y 1 . Y2 は 各 々 、 1 , 0 ， 1 と な る。 時刻 t 2 後、 出力信号 Υο , Υι ,
    [0034] Υ2 の 論理状態が安定した時刻 t 3 に おい て ク ロ ッ ク 信号 Z0 力 i同期型フ リ ッ プ フ ロ ッ プ Fi , F2 に供給さ れ、 出力信号 l , Y2 は各々 ア ド レ ス 入力端子 Αι , A2 への 出力信号 X 1 , X2 と して ROM4 c に供給さ れる。 同様に、 時刻 t 4 にお いて出力信号 X 0 が 0 と な る と第 2 表の真理値表が示す ごと く 出力信号 Y G , Y 1 , Y 2 が得 ら れ、 こ の論理状態が
    [0035] υ:-、 , 安定 し た時刻 t 5 で 、 ク ロ ッ ク 信号 Z o 力 ί 同期型 フ リ ッ プ フ ロ ッ プ Fl ， F2 に 供給さ れ、 出力信号 Υι , Y2 は 出力信 号 Χι ， X 2 と し て ROM4 c に 供給さ れ る 。
    [0036] こ の よ う に本実施例に お い て は 、 デー タ 出 力靖子か ら ア ド レ ス 入力端子へ の フ ィ ー ドバ ッ ク 経路 中 に 同期型 フ リ ッ プ フ 口 ッ プが介在 し、 該同期型 フ リ ッ プ フ ロ ッ プ力 s' ク ロ ッ ク 発生 手段か ら の ク 口 ッ ク 信号で動作す る の で、 安定 し た デー タ 出 力 が 了 ド レ ス 入力 に フ ィ ー ド ノ ッ ク さ れ、 従 っ て ROM4 C の 誤動作が防止さ れ、 希望 さ れ る 真理値表 どお り の 出力信号が 出 力信号発生部 3 へ供給さ れ る 。
    [0037] 本発明が、 た と え ば実際に コ ン ペ ア シ ス テ ム の シ ー ケ ン ス 制御 に用 い ら れた場合 につ い て 、 以下に説明がな さ れ る 。
    [0038] 第 8 図は、 白 色又 は黒色の 箱 8 を ン ベア 9 が図示右方へ 運搬 し箱 8 が白 色な ら ホ ッ パー L 0 が そ の箱の φ に あ る 原料 を 供耠 し箱 8 が黒色な ら ホ ッ パー L 1 がそ の箱の 中 に別の原 料を供袷 し、 さ ら に次の 工程 （ 図示 さ れてい な い ） へ箱 8 を 運搬す る と い う コ ン ベ ア シ ス テ ム を示す模式図で あ る。 かか る 動作は第 9 図が示す リ レー シ ー ケ ン ス 回路に よ っ て従来力 ら得 ら れて い る 。 第 9 図で は 、 電源 E の 両端に、 常 開 ス イ ツ チ P 01 と 常開 ス ィ ツ チ Pii と 常閉 ス ィ ツ チ Po2 と リ レ ー Q2 の駆 1： ¾： と の第 1 の直列回路 と 、 常開 ス ィ ツ チ じ 21 と 常開 ス イ ッ チ P2 と リ レ ー Qo の 駆動部 と の第 2 の直列回路 と 、 常 閉 ス ィ ッ チ U22 と 常開 ス ィ ッ チ P3 と リ レ ー Q 1 の 駆動部 と の 第 3 の直列回路 と が並列接続さ れて お り 、 第 1 の 直列回路 に お い ては常開 ス ィ ッ チ Ροι と 常開 ス ィ ッ チ ριι と の直列回
    [0039] C.， I 路 と 並列に常開 ス ィ ツ チ u23 が接続さ れ常閉 ス ィ ツ チ Pq2 と 並列 に常開 ス ィ ツ チ Pi2 が接続 さ れてい る 。 常 開ス ィ ツチ Ροι 及 び常閉ス ィ ッ チ Ρθ2 は、 第 7 図 に示さ れる 位置セ ン サ K 0 か ら の信号で各々 動作 し、 常開 ス ィ ツ チ Pii 及 び常開ス ィ ッ チ P 12 は 色判別セ ン サ K 1 か ら の 信号で各々 動作 し 、 常開ス イ ッ チ P2 は 位置セ ン サ K 2 か ら の信号で動作 し、 常開ス ィ ツ チ Ρ3 は位置セ ン サ κ3 か ら の信号で動作す る。 ま た、 常 開 ス ィ ツ チ υ2ί 、 常閉 ス ィ ツ チ υ22及び常開 ス ィ ツ チ υ23 は そ れぞれ リ レ ー Q 2 の 常開又は常閉 ス ィ ッ チ であ り 、 リ レ ー
    [0040] Qo , Q 1 は 各々 ホ ッ パー L 0 , L 1 を駆動さ せ る 役目 を な す。
    [0041] 第 8 図の コ ン ベ ア シ ス テ ム の動作は第 9 図の リ レ ー シ ー ケ ン ス 回路に よ り 21下の ごと く 説明 さ れる 。
    [0042] 箱 8 が コ ン ベ ア 9 上を図示右方へ移動 し位置セ ン サ K Q の 地点に達す る と 位置セ ン サ の 信号に よ り 常開ス ィ ッチ Ρ01 が閉 じ常閉 ス ィ ツ チ Ρο2 が開 く 。 さ ら に箱 8 が色判別セ ン サ Κι に達す る と 該色判別セ ン サ K 1 が働き 、 箱 8 が白色な ら 該セ ン サ の信号に よ り 常開 ス ィ ッ チ Pll . Pi2 がいずれ も 閉 じ る 。 位置セ ン サ Ko と 色判別セ ン サ と は 近接 し て置か れてい る た め、 こ の時位置セ ン サ KG も 動作 し た ま ま であ り 、 常開 ス ィ ッ チ Ροι も 閉 じ て い る の で、 リ レ ー Qの駆動部に は 閉 じ てい る 常開 ス ィ ッ チ Ροι , Pii , Pl2 を介 し て電源 Ε の 電圧が印加 さ れ、 リ レ ー Q 2 が作動 し て常開接点 U23 が閉 じ る 。 そ の 後箱 8 が位置セ ン サ KQ の 地点を通 り すぎる と 常閉 ス ィ ッ チ Ρθ2 力 s '閉 じ る の で 、 さ ら に箱 8 力 色 ¾別セ ン サ & 1 の 地点を通 り す ぎて常開 ス ィ ツ チ P 12 が開い て も 常開 ス ィ ッ チ U23 及 び常閉 ス ィ ツ チ P 02 を介 し て電流が流れつ づけ リ レ
    [0043] - Q2 は そ の動作が保持 さ れ る 。 こ の状態で箱 8 が位置セ ン サ κ2 の 地点ま で移動す る と こ の セ ン サか ら の 信号で常開 ス イ ッ チ Ρ 2 が閉 じ 、 リ レ ー Q2 の 動作に よ り 閉 じ た ま ま の 常 開 ス ィ ッ チ U21 及び常開 ス ィ ッ チ Ρ 2 に よ り リ レ ー Qo が動 作 し 、 ホ ッ パ ー L 0 が箱 8 内 に所定の原料を供給す る 。 そ の 後そ の箱 8 が位置セ ン サ K 3 の 点に達する と 常開ス ィ ッ チ Ρ3 が閉 じ る が、 リ レ ー Q 2 が動作 し 続け てい る の で常閉 ス ィ ッ チ U22 は 開 いてお り 、 従 っ て リ レ ー Q 1 が動作す る こ と は な く 、 ホ ッ パ Li は 動作 し な い 。
    [0044] 次 に黒色の 箱 8 が コ ン ベア 9 上を流れて く る と 、 そ の箱 8 力 S 位置セ ン サ K0 の 点に達 し て常開 ス ィ ッ チ Ρ(Η 閉 じ る と と も に常閉 ス ィ ッ チ Ρθ2 が開 き 、 リ レ ー Q2 が動作を停止す る た め常開 ス ィ ツ チ U23 が開 く 。 そ し て、 箱 8 が黒色な の で 色 判別セ ン サ Κι は常開ス ィ ッ チ Pu ， P 12 に 閉成信号を送 ら ず、 リ レ ー ¾ は 停止状態を維持す る 。 従 っ て、 そ の黒い 箱 8 が位置セ ン サ K 2 の-点ま で達 し て も 今度は常開 ス ィ ッ チ U 21 が開 いて い る た め リ レ ー Q 0 は動作せず ホ ッ パ L 0 も 動 作 し な いが、 一方位置セ ン サ K 3 の 点に達す る と 、 常閉 ス ィ ツ チ じ 22 力 s'閉 じ て い る た め に、 位置セ ン サ K 3 に よ り 閉 じ る 常開 ス ィ ッ チ P3 及 び常閉 ス ィ ッ チ U22 を介 し て リ レ ー の 駆！：部 に電 ϋ E の 電圧が印加 さ れ、 リ レ ー Q〗 が動作 し 、 従 っ て ホ ッ パ L 1 が動作 し て黒色の 箱 8 内 に所定の原料が 供給さ れ る 。
    [0045] 、 4ハ '- 'υ かかる動作は、 第 1 0 図が示す本発明の第 4 の実施例によ り 得 ら れる。
    [0046] 第 1 0 図において、 入力信号発生部 1 d では、 電源 E 1 の 両端に、 抵抗 1 0 0 、 発光ダイ オ ー ド （ 以下 L ED と 称さ れ る ） 1 0 1 及びス ィ ツ チ So の直列回路 と 、 抵抗 102、 L ED 1 0 3 及びス ィ ッ チ S i の直列回路 と、 抵抗 1 0 4 、 L ED 1 0 5 及びス ィ ッ チ S 2 の直列回路 と、 抵抗 1 0 6 、 L ED 1 0 7 及びス ィ ッ チ S 3 の直列回路 と、 抵抗 1 0 8 、 LED 1 0 9 及びス ィ ツ チ S T の直列回路と 、 抵抗 1 1 0 、 L ED 1 1 1 及びス ィ ッ チ S P の直列回路とが並列接続さ れてお り 、 L ED 1 0 1 , 1 0 3 ， 1 0 5 , 1 0 7 , 1 0 9 ， 1 1 1 の 各 々 には、 L ED 保護用 ダイ オ ー ド と ノ イ ズ吸収用 コ ン デ ン サ とが並列接続さ れている。 LED 1 0 1 , 1 0 3 , .1 0 5 , 1 0 7 の各々 には、 エ ミ ッ タ が接地さ れコ レ ク タ が入力信号 発生部 1 の 出力端を各々 形成する フ ォ ト ト ラ ン ジ ス タ 1 1 2 ， 1 1 3 ， 1 1 4 ， 1 1 5 の各々 が、 上記各 L ED と 対と な つ て フ ォ ト カ プラ ーを構成すべ く 設け られてお り 、 各 フ ォ ト ト ラ ン ジ ス タ の コ レ ク タ は抵抗 1 1 6 , 1 1 7 ， 1 1 8 , 1 1 9 を各々 介 して電源 E 2 ( 図示さ れていな い ） の正極に接続さ れてい る。 電源 E2 の両端には、 抵抗 1 2 0 、 上記 L ED 109 と 対とな っ て フ ォ ト カ プ ラ ー を構成する フ ォ ト ト ラ ン ジ ス タ 1 2 1 及び L ED 1 1 1 と対と な っ て フ ォ ト カ プ ラ ー を構成 す る フ ォ ト ト ラ ン ジ ス タ 1 2 2 の直列回路と、 表示用 L ED
    [0047] 1 2 3、 抵抗 1 2 4 、 シ リ コ ン制御整流素子 （ 以下 S CR と 称され る ） 1 2 5 の ア ノ ー ド ， 力 ソ ー ド間及び抵抗 1 2 6 の 直列回路と、 抵抗 1 2 7 及び ト ラ ン ジ ス タ 1 2 8 の直列回路 と が並列接続さ れて お り 、 S CR 1 2 5 の ゲー ト 端子は フ ォ ト ト ラ ン ジ ス タ 1 2 1 のエ ミ ッ タ に接続さ れ、 フ ォ ト ト ラ ン ジ ス タ 1 2 2 と 並列に、 抵抗 1 2 9 と コ ン デ ンサ 1 3 0 と の 並列回路が接続さ れ、 抵抗 1 2 6 は ト ラ ン ジ ス タ 1 2 8 の べ — ス ェ ミ ッ タ 間 に並列接続さ れてい る。
    [0048] 信号伝達部 2 d では、 メ モ リ 素子であ る R A M 4 d の電源端 子 V , Gが各々 電源 E2の両端に接続さ れてお り 、 後述す る チ ッ プセ レ ク ト 端子 Hが入力信号発生部 1 d の ト ラ ン ジ ス タ 1 2 8 の コ レ ク タ に接続されてい る。 RAM4 d は、 ア ド レ ス 入カ ^子 Αθ , Α2 ， Α3 , Α4 と 、 デー タ 出力端子
    [0049] D D D2 と を有 してお り 、 デー タ 出力端子 D2 は 抵抗 2 0 0 及びコ ン デ ン サ 2 0 1 で成る.積分回路 2 0 2 の 入 力端に接続さ れ、 積分出力端であ る と こ ろ の抵抗 2 0 0 及び コ ン デ ン サ 2 0 1 の中点は ア ド レ ス入力端子 A4 に接続さ れ てい る。 同様に、 ア ド レス入力端子 A A, A. は 、 £抗 2 0 3 及びコ ン デ ン サ 2 0 4 、 抵抗 2 0 5 及びコ ン デ ン サ 2 0 6 、 抵抗 2 0 7 及びコ ン デ ン サ 2 0 8 、 抵抗 209 及 びコ ン デ ン サ 2 1 0 で各々 形成 さ れる 積分回諮 2 1 1 , 212， 2 1 3 . 2 1 4 の各積分出力端に各々 接続さ れてお り 、 該積 分回^ 2 1 1 , 2 1 2 ， 2 1 3 ， 2 1 4 の各入力端は 、 入力 信号癸生部 1 d の上記フ ォ ト ト ラ ン ジ ス タ 1 1 2 , 1 1 3 , 114 . 1 1 5 の各コ レ ク タ に接続さ れて い る 。 デー タ 出力端子 D2 は ま た、 抵抗 2 1 5 を介 して電源 E2 の正極に接続さ れてい な 0
    [0050] ( C:一'PI
    [0051] 、' -し、 出力信号発生部 3 d で は 、 電源 の両端に、 表示用 L ED 3 0 0 、 リ レ ー 3 0 1 の励磁コ ィ ノレ 3 0 2 、 及び ト ラ ン ジ ス タ 3 0 3 の直列回路 と、 表示用 L ED 3 0 4 、 リ レ ー 3 0 5 の励磁コ イ ル 3 0 6 、 及び ト ラ ン ジ ス タ 3 0 7 の直列回路と が並列接続さ れる と と も に、 表示用 L ED 3 0 0 と 励磁コ ィ ル 3 0 2 と の直列回路及び表示用 L ED 3 0 4 と励磁コ イ ル 3 0 6 との直列回路の各々 と並列にサー ジ吸収用 ダイ ォー ド 3 0 8 , 3 0 9 が各々 接続さ れてお り、 ト ラ ン ジ ス タ 3 0 3 3 0 7 のベ ー ス は各々 ベー ス抵抗 3 1 0 ， 3 1 1 を介して信 号伝達部 2 d の RAM4 d の デ ー タ 出力端子 Do , ΐ>1 に接続 さ れている。
    [0052] 負荷 L 2 にお いては、 図におい て破線で示さ れる ごと く 、 た とえば前に述べた ホ ッ パ L G の駆動回路 WQ の一端が電源 0 の一端に接続さ れる と と も に駆動回路 W0 の他端及び電 源 VQ の他端は、 出力信号発生部 3 d の リ レ ー 3 0 1 の ス ィ ツ チ 3 1 2 の両端に各々 接続さ れ、 ホ ッ パ L 1 の駆動回路 も 同様に リ レ一 '3 0 5 の ス ィ ツ チ 3 1 3 を介 して '電源 Vi の 両端に接続さ れる。
    [0053] 信号伝達部 2 d の RAM4 d は、 第 9 図の リ レ ー シ ー ケ ン ス 回路に相当する シ ー ケ ン ス制御が得 られる べ く 、 第 3 表の真 理値表に示さ れる ごと く ァ ド レ ス入力及びデー タ 出力を予め 書き込まれてお り、 従って RAM 4 d の ア ド レ ス入力端子及び デー タ 出力端子は、 第 1 1 図に示さ れる論理回路の入力端チ 及び出力端子と みな され得る。 こ ϋ
    [0054] Ο' Ι
    [0055] 、 3 表
    [0056]
    [0057] BAD ORIGINAL
    [0058] ― 第 1 1 図においては、 ア ド レ ズ入力端子 A o か らの入力信 号が 2 入力の ア ン ド素子 4 0 の一方の入力と な る と と も に反 転器 4 1 を介 して 2 入力のオ ア素子 4 2 の一方の入力と な り ア ド レ ス入力端子 A i か ら の入力信号はア ン ド素子 4 0 の他 方の入力及びオ ア素子 4 2 の入力とな る。 ア ン ド素子 4 0 の 出力は 2 入力のオ ア素子 4 3 の一方の入力 と な り 、 オ ア素子 4 3 の他方の入力 はア ド レ ス入力端子 A 4 か ら の入力信号で 形成さ れる。 オ ア素子 4 3 の 出力及びオア素子 4 2 の出力は 、 · そ れぞれ 2 入力の ア ン ド素子 4 4 の入力 と な る。 ア ン ド素子 4 4 の 出力はデー タ 出力端子 D2 か ら の 出力信号と な る と と も に 2 入力ア ン ド素子 4 5 の一方の入力と な り 、 さ ら に反転 器 4 6 を介 して 2 入力ア ン ド素子 4 7 の一方の 入力 と も な る。 ァ ン ド素子 4 5 の他方の入力はァ ド レ ス入力端子 A2 か ら の 入力信号で形成 さ れ、 ア ン ド素子 4 5 の出力はデー タ 出力端 子 D Q か ら の 出力信号を形成する。 ア ン ド素子 4 7 の他方の 入力はア ド レ ス入力端子 A 3 か ら の入力信号で 成され、アン ド 素子 47 の 出力はデー タ 出力端子 Di か ら の 出力信号と な る。
    [0059] 第 8 図に示さ れる 位置セ ン サ K 0 は ス ィ ッ チ S 0 の 開閉を、 色判別セ ン サ K 1 は ス ィ ッ チ S 1 の 開閉を、 位置セ ン サ K 2 は ス ィ ッ チ S 2 の 開閉を、 位置セ ン サ K3 は ス ィ ッ チ S3 の ' 開閉を、 それぞれ制約する。 ； 本実施伊 jの シ ー ケ ン ス制御装置によ り 、 第 8 図の コ ンベア シ ス テ ム は以下の ごと く 説明さ れる。
    [0060] セ ン サ , K 1 , Κ2 , Κ3 が箱 8 を検知 しな い通常の 状態では、 ス ィ ッ チ s 0 , s 1 , s2 , s3 は閉 じてお り 、
    [0061] ( _C5 I L E D 1 0 1 ， 1 0 3 , 1 0 5 , 1 0 7 に は、 各々 抵抗 100 . 1 0 2 , 1 0 4 . 1 0 6 を介 し て電源 Ei に よ り 電流力 流れ、 各 LED は 全て発光 し て い る 。 従 っ て フ ォ ト ト ラ ン ジ ス タ
    [0062] 1 1 2 , 1 1 3 , 1 1 4 , 1 1 5 は全て オ ン し て お り、 RAM 4 d の ア ド レ ス 入力端子 A 0 , A！ , A 2 ， A 3 へ の入力信 号 は いずれ も 論理 0 であ る 。 こ こ で RAM4 d で は、 チ ッ プセ レ ク ト 端子 Hへ の 入力信号が 1 で あ ればア ド レ ス 入力信号に ' 応 じ た デー タ 出力信号がデー タ 出力端子か ら 送 り 出 さ れ、 0 で あればデー タ 出力端子は ァ ド レ ス 入力端子か ら 切 り 離 さ れ る の でア ド レ ス 入力信号に 関係な く デー タ 出 力信号 は全 く 送 り 出 さ れな い。 ス ィ ッ チ S τ が 閉 じ る と 、 L ED 1 0 9 が発 光 し て フ ォ ト ト ラ ン ジ ス タ 1 2 1 が オ ン し 、 S CR 1 2 5 の .ゲー ト に ト リ ガ力 与え ら れて こ れ力 オ ン し、 ト ラ ン ジ ス タ 1 2 8 に ベ ー ス 電流が流れて こ れ力 s' オ ンす る の で チ ッ プ セ レ ク ト 子への信号力 0 にな り 、 こ の と き 初め て、 デ ー タ 出力 端子 D0 , D 1 , D 2 に 0 状態の デー タ 出力信号が現われ、 ァ ド レ ス 人力端子 A 4 の 入力信号 も 0 に な る 。
    [0063] ス ィ ッ チ S τ が 閉 じ てい る こ の状態で白 色の 箱 .8 力 コ ン ペ ァ 9 上を移動 し、 位置セ ン サ K o が そ の 箱 8 を検知す る と ス イ ッ チ S G 力 s'開 く 。 従 っ て フ ォ ト ト ラ ン ジ ス タ 1 1 2 力 オ フ し 、 電源 £ 2 に よ り 抵抗 1 1 6 、 積分回路 2 1 1 を介 して ァ ド レ ス 入力端子 A Q に 信号 1 が入 る。 白色の 箱 8 が、 色判別 セ ン サ に検知 さ れ る と ス ィ ッ チ S i 力 s'開 き 、 同様に ア ド レ ス 入力靖子 Aiに 1 が入る。 ア ド レ ス 入力端子 A 0 , A 1 の 入 力 力 s' と も に 1 にな る と 第 1 1 図 に お け る オ ア 素子 4 2 ， 4 3 の 出力 は と も に 1 と な り 、 デー タ 出力端子 D 2 に は 1 が現わ れ、 こ の信号が積分回路 2 0 2 を介 して フ ィ ー ドバ ッ ク さ れ て ア ド レ ス 入力端子 A4 に も 1 が入 り 、 ア ン ド素子 4 5 に も 1 が入 る 。 箱 4 8 力 s'位置セ ン サ K0 の点を過ぎる と ス ィ ッ チ S 0 が閉 じ、 ア ド レ ス 入力端子 Αο の 入力が 0 と な り 、 反転 器 4 1 に よ り オ ア 素子 4 2 の一方の入力 に 1 が入 る の で オ ア 素子 4 2 の 出力 は 1 を保持さ れ る 。 従っ て、 箱 8 が色判別セ ン サ Κ 1 の 点を過ぎて ス ィ ッ チ Si が閉 じて も オ ア素子 4 2 の 出力 は 1 を保持 し、 一方、 ア ド レ ス入力端子 A4 の 入力信 号 は 1 であ る の でデー タ 出力端子 D2 の 出力 は 1 を保持する 。 箱 8 が位置セ ン サ K 2 の 点に達す る と ス ィ ッ チ S 2 が開き 、 ア ド レ ス 入力端子 A 2 に 1 が入 り 、 ア ン ド素子 4 5 の 2 入力 は共に 1 と な っ て デー タ 出力端子 Do の 出力 は ； L と な る 。 従 つ て 、 ト ラ ン ジ ス タ 3 0 3 力 s、 オ ン し電源 E i に よ り リ レ ー
    [0064] 3 0 1 が動作 し て ス ィ ツ チ 3 1 2 が閉 じ、 駆動回路 Wo が電 源 VQ に よ り 作動 し、 ホ ッ パ L 0 は箱 8 に所定の原料を供給 す る 。 箱 8 が位置セ ン サ K 2 の 点をす ぎる と ス ィ ッ チ S 2 が 閉 じ、 ア ド レ ス 入力端子 A2 の 入力 は 0 と な り 、 デー タ 出力 端子 D o の 出力 も 0 と な っ て リ レ ー 3 0 1 は動作を.停止 し、 ホ ッ パ L G も 供給動作を停止す る が、 ア ン ド素子 4 4 の 出力 ； は 1 を保持 し た ま ま であ る の で反転器 4 6 の 出力 は 0 を保持 ， し 、 そ の 後箱 8 が位置セ ン サ K 3 の点に達 し て ス ィ ツ チ S3が 開 き ア ド レ ス 入力端子 A 3 に入力 1 が入 っ て も ア ン ド素子 47 の 出力、 すなわ ち デー タ 出力端子 D i の 出力が 1 と はな ら ず、 従 っ て ホ ッ パ Li は動作 しな い。 次 に黒色の箱 8 が コ ン ベ ア 9 上を移動 し て き 、 位置セ ン サ 0 の 点に達す る と 、 ア ド レ ス 入力端子 A 0 に 入力 1 が入 り 、 反 転器 4 1 に よ り オ ア素子 4 2 の一方の 入力 力 s' O と な り 、 ― 方ア ド レ ス 入力端子 A i の 入力 も 0 で あ る た め、 デー タ 出力 端子 D 2 の 出力 は 0 と な り 、 ア ド レ ス 入力 .端子 A 4 に も 0 力 s' 入力 さ れ る 。 箱 8 が黒色であ る た め、 色判別 セ ン サ K 1 の 点 に 箱 8 が到達 し て も ス ィ ッ チ S 1 は 開かず、 従 っ て ア ド レ ス 入力端子 A i の 入力 は 0 の ま ま で あ り 、 ア ン ド素子 4 0 の 出 力 は 0 で、 デー タ 出力端子 D 2 の 出力 も 0 で.あ る 。 その 後、 箱 8 が位置セ ン サ K 2 の 点に達 し て ス ィ ッ チ S 2 力 開 き ア ド レ ス 入力端子 Α 2 に 1 が入力 さ れて も 、 ア ン ド素子 4 5 の他 方の入力力 0 で あ る た めデー タ 出力端子 D o の 出力 は 0 で あ り 、 ホ ッ パ L 0 は 作動 し な い力 s、、 箱 8 が位置セ ン サ K 3 の 点 に 到達す る と ス ィ ッ チ S 3 が 開いて ア ド レ ス 入力端子 A 3 の 入力が 1 と な り 、 一方反転器 4 6 の 入力が 0 で あ る た め に ァ ン ド素子 4 7 の 2 入力 は共に 1 と な り 、 デー タ 出力端子 の 出 力 は 1 と な る 。 従 っ て ト ラ ン ジ ス タ 3 0 7 力 s' オ ン し て今度 は リ レ ー 3 0 5 が作動 し て ス ィ ツ チ 3 1 3 力 s'閉 じ 、 駆動回路 W 2 が作動 し、 ホ ッ パ L 1 が所定の 原料を黒色の箱 8 に供給 す る 。
    [0065] 力 く し て、 箱 8 力 白色な ら ホ ッ パ L 0 が、 黒色な ら ホ ッ ノ、。
    [0066] L 1 が各々 作動 し て箱 8 に は そ の 色に応 じ た 原料が供給さ れ る 。 な お、 ス ィ ッ チ S P 力 閉 じ ら れ る と フ ォ ト ト ラ ン ジ ス タ
    [0067] 1 2 2 力 オ ン し て S C R の ゲ一 ト · カ ソ 一 ド間が短絡 さ れ、 S C R 力 オ フ し 、 ト ラ ン ジ ス タ 1 2 8 力 オ フ し て、 チ ッ プセ ' レ ク ト 信号の入力が電源 E2 に よ り 1 と な る ので、 デー タ 出 力 端子には出力が出ず、 従って シ ー ケ ン ス制御は行なわれな い o
    [0068] 上記と は異な る シ 一 ケ ン ス制御が必要と さ れる 時には、 RAM 4 d のデー タ が書き換え られる だけでよ く 、 本実施例におけ る シーケ ン ス装置はきわ めて汎用性に富む も の であ り 、 かつ' き わめて小型の も のであ る。
    [0069] な お、 種々 の シ一-ケ ン ス制御 に本実施例の回路が適用さ れ る 際には、 多数の ア ド レ ス入力端子、 デー タ 出力端子に対応 で き る べ く 入力信号発生部 1 d の ス ィ ッ チ及び出力信号発生 部 3 の リ レ ー の個数が予め多い方が好ま し い。
    [0070] 本実施伊;]に お いて は、 .信号伝達部 2 d の メ モ リ 素子であ る R AM 4 d の ア ド レ ス 入力側に積分回路 2 0 2 ， 2 1 1 , 2 1 2 , 2 1 3 , 2 1 4 が設け られてい る ので、 た と えば入力信号発 生部 I d の ス ィ ッ チ S 0 , S ！ , S 2 , S 3 の チ ャ タ リ ン グ 等によ り信号伝達部 2 d への入力信号が変動 した り 不安定に な っ た り して も、 積分回路がその変動等を吸収 して RAM 4 d に安定した ア ド レ ス入力を供給し、 従 っ て RAM4 d の誤動作 のおそれがな く な る。
    [0071] ま た RAM 4 d は、 デー タ 出力端子をア ド レ ス入力端子か ら 電気的に切 り 離すための制御端子であ る チ ッ プセ レ ク ト 端子 を有 してい る の で 、 シ ー ケ ン ス制御の開始及び終了がそ の端 子を利用する だけでァ ド レ ス入力に関係な く 簡単に行なわれ る o
    [0072] さ ら に、 出力信号発生部 3 d が、 デー タ 出力に応動する リ βじ し^ひ、 C'T レ ー 3 0 1 , 3 0 5 を有 してお り 、 シ ー ケ ン ス制御装置全体 が従来よ り 個数の少な い リ レ ーで構成さ れ る ため、 信頼性が 高 く 、 安価で小型で保守も容易であ り 、 しか も 応答性が良 く 汎用性に富む シ ー ケ ン サ リ レーが得 られる こ と にな る。
    [0073] な お、 R Α λί 4 dの上記制御端子と してチ ッ プセ レ ク ト 端子 が用い ら れたが、 電源を切 っ て も メ モ リ 内容の消えないマ ス ク R O M 等では、 電源端子を制御端子と して用 い、 電源の ォ ン · オ フ で装置全体の動作開始及び停止が制御 さ れる こ と も 可能であ る 。 '
    [0074] な お、 本発明は、 た と えば照明負荷制御の よ う に、 コ ン ペ 了 シ ス テ ム制御以外に も広範な用途を有する。
    [0075] ま た、 上記各実施例にお け る メ モ リ 素子は、 マ ス ク R O M , P R O M , R A M等何で も かま わな い。
    [0076] 以上述べた如 く 、 本発明の シ ー ケ ン ス制御装置は、 入力信 号発生部 ， 出力信号発生部間に介在しかつ ァ ド レ ス入力 ， デ 一 タ 出力間の関係が所望の論理回路 と みな さ れ得る メ モ リ 素 子を有 している ので、 従、来、 リ レ ー等で構成 さ れた シ一.ゲ ン ス制御装置に比べ、 非常に汎用性に富み、 小型化さ れた も の め 。
    [0077] Bし' A 1 C r'PI . .； G 図面の簡単な説明
    [0078] 第 1 図は従来の シ ー ケ ン ス制御装置の一例を示す簡略化さ れた回路図、 第 2 図は従来の異な る 例を示すプロ ッ-ク 回路図 第 3 図は本発明の第一実施例を示すブロ ッ ク 回路図、 第 4 図 は第二実施例の ブロ ッ ク 回路図、 第 5 図は同上の動作を示す タ イ ムチャー ト 、 第 6 図は第三実施例の ブロ ッ ク 回路図、 第 7 図は同上の動作を示すタ イ ム チ ャ ー ト 、 第 8 図は コ ンベア シ ス テ ムを示す模式図、 第 9 図は同上の制御を行な う 従来の 簡略化された回路図、 第 1 0 図は本発明の第四実施例の回路 図、 第 1 1 図は同上に用い られる メ モ リ 素子の等価回路図で の る o
    权利要求:
    Claims請 求 の 範 囲
    ( 1) 少な く と も 1 個の 出力端子を有 し該端子よ り 負荷制御 用 の信号を発生す る入力信号発生部と、 少な く と も 1 個の 出 力端子を有 し入力端子が入力信号発生部の上記出力端子に接 続さ れた信号伝達部と、 入力端子が信号伝達部の上記出力端 子 に接続さ れ入力信号発生部の 出力信号に対応 し た 出力信号 を発生 して負荷を制御する 出力信号発生部と を具備 して成 る シ ー ケ ン ス制御装置において、 上記信号伝達部が、 上記入力 信号発生部側か ら ァ ド レ ス入力信号を受け る と と も に該ァ ド レ ス入力信号と の 関係が所望の論理回路の入出力関係と な る デ ー タ 出力信号を上記出力信号発生部側へ送 り 出す少な く と も 1 個の メ モ リ 素子を含んで成 る こ と を特徵と す る シ ー ゲ ン ス 制御装置。 -
    (2) 上記信号伝達部が、 抵抗と コ ン デ ン サ と で形成さ れ信 号伝達部の入力信号を積分する 積分回路 と、 該積分回路の積 分出力端に ァ ド レ ス入力端子がそれぞれ接続さ れたメ モ リ 素 子 と を含んで成 る請求の範囲第 1 項記載の シー ケ ン ス制御装 置。 . .
    (3) 上記信号伝達部が、 該信号伝達部の入力信号を保持す る 同期型 フ リ ッ プ フ 口 ッ プ と 、 該同期型 フ リ ッ プ フ 口 ッ プの ク ロ ッ ク 信号発生手段 と、 同期型フ リ ッ プ フ ロ ッ プの 出力端 子に ァ ド レ ス入力端子がそれぞれ接続さ れた メ モ リ 素子と を 含んで成 る請求の範囲第 1 項記載の シーケ ン ス 制御装置。
    ( 4) 上記ク 口 ッ ク 信号発生手段が、 信号伝達部の入力信号 の変化を検出する 入力信号検出回路と 、 該入力信号検出回路
    、 の 出力信号を所定時間保持する 時間遅れ回路 と カゝ ら る請求 の範囲第 3 項記載の シーケ ン ス制御装置。
    (5) 上記メ モ リ 素子が、 デー タ 出力端子 ， ァ ド レ ス入力端 子間の少な く と も 1 つにデータ 出力信号保持用の フ ィ ー ドバ ッ ク 経路を有する請求の範囲第 1 項記載の シ 一 ケ ン ス制御装
    ¾. o
    (6) 上記フ ィ ー ドバ ッ ク 経路中 に、 ク ロ ッ ク 信号発生手段 カ ら の ク 口 ッ ク 信号で作動する 同期型フ リ ッ プ フ ロ ッ プが介 在 して成る請求の範囲第 5 項記載の シ ー ゲ ン ス剞御装置。
    (7) 上記メ モ リ 素子が、 デー タ 出力端子をァ ド レ ス入力端 子か ら電気的に切 り 離すための制御端子を有 して成る請求の 範囲第 1 項記載の シーケ ン ス制御装置。
    (8) ' 上記出力信号発生部が、 信号伝達部のデ ー タ 出力信号 に応動する リ レ ーを有する請求の範囲第 1 項記载の シ一ケ ン ス 制 ©装置。
    cypi
    类似技术:
    公开号 | 公开日 | 专利标题
    DE4012109C2|1999-06-10|Vorrichtung zur Funktionsüberwachung eines elektrischen/elektronischen Schaltmittels, seines angeschlossenen Verbrauchers, einer Ansteuerung und seiner Verbindungsleitung
    CN101505561B|2012-09-05|发光二极管驱动器的控制电路及其离线控制电路
    KR900003660B1|1990-05-28|급수제어장치
    US6373771B1|2002-04-16|Integrated fuse latch and shift register for efficient programming and fuse readout
    DE3601516C2|1988-12-01|
    US5640113A|1997-06-17|Zero crossing circuit for a relay
    US4663701A|1987-05-05|Voltage level shifter
    US3040178A|1962-06-19|Logic circuitry
    US3675239A|1972-07-04|Unlimited roll keyboard circuit
    DE10127233C1|2002-11-28|Sicherheitsschaltmodul und Verfahren zur Prüfung des Abschaltvermögens eines Schaltelements in einem Sicherheitsschaltmodul
    US20040169034A1|2004-09-02|Laundry drier
    EP0351742A2|1990-01-24|Scannable register/latch circuit
    CN100536341C|2009-09-02|电流dac与编码无关的开关
    US4157480A|1979-06-05|Inverters and logic gates employing inverters
    EP0690290B1|2000-04-05|Sensor mit einer programmierbaren Schaltwelle
    US4381456A|1983-04-26|Input interface unit for programmable logic controller
    CH652499A5|1985-11-15|Anordnung zur feststellung des fuellstands in einem behaelter.
    US4115706A|1978-09-19|Integrated circuit having one-input terminal with selectively varying input levels
    US4028560A|1977-06-07|Contact bounce transient pulse circuit eliminator
    JP6149873B2|2017-06-21|ユニット識別装置、ユニットおよび画像形成装置
    EP0212677A2|1987-03-04|Electronic switching device with exciting coil
    US2086913A|1937-07-13|Transmitting apparatus
    US3329868A|1967-07-04|Blinking light control arrangement
    US4371762A|1983-02-01|Contactless pressure sensitive switch
    US3382408A|1968-05-07|Touch control circuit
    同族专利:
    公开号 | 公开日
    JPS5752910A|1982-03-29|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1982-04-01| AK| Designated states|Designated state(s): DE GB US |
    1982-04-01| AL| Designated countries for regional patents|Designated state(s): FR |
    1986-03-13| REG| Reference to national code|Ref country code: DE Ref legal event code: 8642 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]